半導(dǎo)體設(shè)備未來趨勢如何?當(dāng)下半導(dǎo)體設(shè)備成本過高，投資風(fēng)險較大，市場砍單嚴(yán)重，那么半導(dǎo)體設(shè)備未來趨勢是好還是壞?

　　領(lǐng)先的國際半導(dǎo)體貿(mào)易組織 SEMI 于 7 月在舊金山舉行了 Semicon 會議。SEMI 預(yù)測，2022 年半導(dǎo)體設(shè)備需求將出現(xiàn)顯著增長，并在 2023 年之前滿足對新應(yīng)用的需求和現(xiàn)有產(chǎn)品(如汽車)的短缺。我們還研究了一些使用 EUV 制造更小的特征半導(dǎo)體的發(fā)展。

　　SEMI 在 Semicon 期間發(fā)布了一份關(guān)于半導(dǎo)體設(shè)備支出狀況和 2023 年預(yù)測的年中總半導(dǎo)體設(shè)備預(yù)測新聞稿。SEMI 表示，原始設(shè)備制造商的全球半導(dǎo)體制造設(shè)備總銷售額預(yù)計將達(dá)到創(chuàng)紀(jì)錄的 117.5 美元2022 年 10 億美元，較之前的 2021 年行業(yè)高點 1025 億美元增長 14.7%，并在 2023 年增至 1208 億美元。下圖顯示了半導(dǎo)體設(shè)備銷售的近期歷史和到 2023 年的預(yù)測。

　　晶圓廠設(shè)備支出預(yù)計將在 2022 年增長 15.4% 至 2022 年 1010億美元的新行業(yè)記錄，預(yù)計 2023 年將進(jìn)一步增長 3.2% 至 1043億美元。下圖顯示了 SEMI 對半導(dǎo)體應(yīng)用設(shè)備支出的估計和預(yù)測。

　　SEMI 表示：“在對領(lǐng)先和成熟工藝節(jié)點的需求的推動下，晶圓代工和邏輯領(lǐng)域預(yù)計將在 2022 年同比增長 20.6% 至 552 億美元，并在 2023 年再增長 7.9% 至 595 億美元. 這兩個部分占晶圓廠設(shè)備總銷售額的一半以上?！?/p>

　　該新聞稿接著說，“對內(nèi)存和存儲的強(qiáng)勁需求繼續(xù)推動今年的 DRAM 和 NAND 設(shè)備支出。DRAM 設(shè)備部門在 2022 年引領(lǐng)擴(kuò)張，預(yù)計增長 8% 至 171 億美元。今年 NAND 設(shè)備市場預(yù)計將增長 6.8% 至 211 億美元。預(yù)計 2023 年 DRAM 和 NAND 設(shè)備支出將分別下滑 7.7% 和 2.4%?！?/p>

　　中國臺灣、中國大陸和韓國是 2022 年最大的設(shè)備買家，預(yù)計中國臺灣將成為主要買家，其次是中國大陸和韓國。

　　自從引入集成電路以來，制造更小的特征一直是更高密度半導(dǎo)體器件的持續(xù)推動力。2022 Semicon 的會議探討了光刻縮小和其他方法(例如與 3D 結(jié)構(gòu)和小芯片的異構(gòu)集成)將如何使設(shè)備密度和功能不斷增加。

　　在 Semicon 期間，Lam Research 宣布與領(lǐng)先的化學(xué)品供應(yīng)商 Entegris 和 Gelest(三菱化學(xué)集團(tuán)旗下公司)合作，為 Lam 用于極紫外 (EUV) 光刻的干式光刻膠技術(shù)制造前體化學(xué)品。EUV，尤其是下一代高數(shù)值孔徑 (NA) EUV，是推動半導(dǎo)體微縮的關(guān)鍵技術(shù)，可在未來幾年實現(xiàn)小于 1nm 的特征。

　　Lam 的副總裁 David Fried 在一次演講中表明，干式(由小金屬有機(jī)單元組成)與濕式光刻膠相比，可以提供更高的分辨率、更寬的工藝窗口和更高的純度。對于相同的輻射劑量，干式光刻膠顯示出較少的線路塌陷，因此產(chǎn)生的缺陷較少。此外，使用干式光刻膠可將浪費和成本降低 5-10 倍，并將每個晶圓通過所需的功率降低 2 倍。

　　來自 ASML 的 Michael Lercel 表示，高數(shù)值孔徑 (0.33 NA) 現(xiàn)在正在生產(chǎn)用于邏輯和 DRAM，如下所示。轉(zhuǎn)向 EUV 減少了額外的工藝時間和多重圖案化的浪費，以實現(xiàn)更精細(xì)的特征。

　　該圖顯示了 ASML 的 EUV 產(chǎn)品路線圖，并展示了下一代 EUV 光刻設(shè)備的尺寸。

　　SEMI 預(yù)測 2022 年和 2023 年半導(dǎo)體設(shè)備需求強(qiáng)勁，以滿足需求并減少關(guān)鍵組件的短缺。LAM、ASML 的 EUV 開發(fā)將推動半導(dǎo)體特征尺寸低于 3nm。小芯片、3D 芯片堆棧和向異構(gòu)集成的轉(zhuǎn)變將有助于推動更密集、功能更強(qiáng)大的半導(dǎo)體器件。